Предмет (дисциплина): Организация ЭВМ

Лабораторная работа «Операции арифметические, логические, безусловного перехода» (3 вариант)

Описание материала:
Отчет по лабораторной работе №2 «Операции арифметические, логические, безусловного перехода», третий вариант на сайте. Цель работы: изучение способов выполнения операций арифметических, логических и безусловного перехода

(далее…)

Метки: , ,
Рубрика: Архитектура ЭВМ, Организация ЭВМ | Ваш отзыв »

Лабораторная №1 (3 вариант)

Описание материала:
Лабораторная работа №1, цель которой «Ознакомление с устройством МТ1804, изучение загрузки микрокоманд, реализация операций чтения регистров РЗУ и сдвига».

(далее…)

Метки: , ,
Рубрика: Архитектура ЭВМ, Организация ЭВМ | Ваш отзыв »

Учебное пособие к выполнению лабораторных работ

Описание материала:
Сканированное методическое пособие, написанное Винниковым Б.В. и Ершовым С.С., в множестве файлов, формата tif

(далее…)

Метки: , ,
Рубрика: Архитектура ЭВМ, Организация ЭВМ | Ваш отзыв »

Курсовой проект, команды ADD, PUSH, JMP, OUT

Описание материала:
Пояснительная записка к курсовому проекту по курсу «Архитектура ЭВМ и систем» на тему «Процессор с сокращенным набором команд i86».
Исходные данные к проекту:

  • Команды ADD, PUSH, JMP, OUT
  • Емкость оперативной памяти – 1Мбайт
  • Длина слова оперативной памяти – 2 байт

    • 4) Регистровая память – типовая для ПЭВМ IBM PC

  • Способы адресации – регистровый, нерегистровый
  • Предусматривается реализация режима начальной загрузки и обработки системных ситуаций
  • Интерфейс процессор — память синхронный
  • Элементная база – комплект секционных микропроцессорных БИС К1804
  • Критерий проектирования — быстродействие

(далее…)

Метки: , ,
Рубрика: Архитектура ЭВМ, Организация ЭВМ | Ваш отзыв »

Курсовой проект, команды SUB, XCHG, IN, CALL

Описание материала:
Пояснительная записка к курсовому проекту по курсу «Архитектура ЭВМ и систем» на тему «Процессор с сокращенным набором команд i86».
Исходные данные к проекту

  • Команды: SUB(“Вычитание”), XCHG(“Обмен данными”), IN(“Чтение порта”), CALL(“Вызов подпрограммы”)
  • Способы адресации: регистровый, регистр/память
  • Емкость оперативной памяти определяется разрядностью шины адреса(20)
  • Длина слова оперативной памяти – 2 байта
  • Интерфейс процессор-память синхронный
  • Предусматривается анализ ситуаций с прерываниями (недействительный код операции, неправильный адрес)
  • Регистровая память – типовая для Intel
  • Элементная база – комплект секционных микропроцессорных БИС К1804
  • Критерий проектирования – максимальное быстродействие(в рамках заданной элементной базы)

    • (далее…)

    Метки: , ,
    Рубрика: Архитектура ЭВМ, Организация ЭВМ | Ваш отзыв »